Сравнительный анализ архитектур RISC и CISC

Архитектура MISC.

MISC (компьютер с минимальным набором команд, Minimal Instruction Set Computer) – архитектура для проектирования процессора, которая отличается наилучшей эффективностью и простотой в сравнении с CISC и RISC. Может содержать в себе блок RISC, обрабатывающий в себе от 10 базовых команд (+,  -,  /, *, if, else & etc), из которых формируются более сложные операции над значениями, методом ветвления полученных результатов в ПЗУ. С точки зрения быстродействия, время выполнения инструкции, скорость записи и передачи данных в память, сократилось бы в разы, так как не нужно было бы ожидать, пока заполнится и очистится конвейер, а выполнять всё "потоково" без задержек.

Причиной, по которой данная архитектура не стала популярной в компьютерных технологиях – сложность написания программ под различные процессоры. Ведь все нюансы по подбору методов вычисления и

оптимизаций возлагались на плечи программистов. К тому же, с повышением сложности выполняемых задач, требовалось более сложное ПО, что тормозило бы развитие микропроцессорного рынка. Поэтому, было разумнее переложить и стандартизировать процессы выполнения стандартных формул (инструкций) на плечи процессорных специализированных блоков и написать программу «дирижёр», которая управляла бы этими процессами (как в CISC).

Тем не менее, если встроить в данные процессоры более совершенный блок инструкций, который декодировал бы их на аппаратном уровне, то равных по производительности\ энергоэффективности и простоте, данному процессору практически не нашлось бы.

Первая вариация данного процессора под названием MuP21, имеет вычислительную способность 100 MIPS, при техпроцессе 1.2 мкм (!), энергопотребление 50 мВт. Работает процессор на 100 мГц и количество транзисторов равно 7000 штук.

Впечатляет. У Pentium 1 (60 МГц) с 3.1 млн. транзисторов, 0,8 мкм и до 15 ватт энергопотреблением, вычислительные возможности были примерно на том же уровне.

 

Архитектура RISC.

В 70-е годы XX века ученые выдвинули революционную по тем временам идею создания микропроцессора, "понимающего" только минимально возможное количество команд.

Замысел RISC- процессора (Reduced Instruction Set Computer, компьютер с сокращенным набором команд) родился в результате практических исследований частоты использования команд программистами, проведенных в 70-х годах в США и Англии. Их непосредственный итог - известное "правило 80/20": в 80% кода типичной прикладной программы используется лишь 20% простейших машинных команд из всего доступного набора.

Первый "настоящий" RISC-процессор с 31 командой был создан под руководством Дэвида Паттерсона из Университета Беркли, затем последовал процессор с набором из 39 команд. Они включали в себя 20-50 тыс. транзисторов.

Плодами трудов Паттерсона воспользовалась компания Sun Microsystems, разработавшая архитектуру SPARC с 75 командами в конце 70-х годов. В 1981 г. в Станфордском университете стартовал проект MIPS по выпуску RISC-процессора с 39 командами.

 

 

     

Рис.2 схема процессора RISC.

• шина операндов и шина результатов (вместо одной внутренней шины микропроцессора в CISC-процессорах 2-го поколения);

• наличие специального исполнительного устройства, загружающего данные из памяти в РОН (LSU);

• разделение АЛУ на однотактные (длительность операции, в котором занимает один такт процессора) и многотактные (длительность операций в котором превышает один такт);

• наличие нескольких исполняющих устройств в микропроцессоре. К ним относятся:

1. Однотактные целочисленные АЛУ (S-АЛУ).

2. Многотактные целочисленные АЛУ (M-АЛУ).

3. Устройства (АЛУ) с плавающей точкой (F-АЛУ).

• наличие отдельной кэш памяти для инструкций и данных, а также инструментов сегментного/страничного разбиения памяти;

• общение микропроцессора с шиной только через кэш-память;

• усложнение УУ, которое, кроме классической предвыборки и дешифрации команд, выполняет и распараллеливание вычислений и направление инструкций на несколько исполняющих модулей;

• появление основного элемента конвейера – блока предсказания ветвлений (BPU), позволяющего осуществлять распараллеливание вычислений;

• наличие блока завершения, который подготавливает результаты к записи в оперативную память.

В итоге была основана корпорация Mips Computer в середине 80-х годов и сконструирован следующий процессор уже с 74 командами.

По данным независимой компании IDC, в 1992 году архитектура SPARC занимала 56% рынка, далее следовали MIPS - 15% и PA-RISC - 12,2%

Примерно в то же время Intel разработала серию 80386, последних "истинных" CISC-процессоров в семействе IA-32. В последний раз повышение производительности было достигнуто только за счет усложнения архитектуры процессора: из 16-разрядной она превратилась в 32-разрядную, дополнительные аппаратные компоненты поддерживали виртуальную память, и добавился целый ряд новых команд.

Основные особенности RISC-процессоров:

• Сокращенный набор команд (от 80 до 150 команд).

• Большинство команд выполняется за 1 такт.

• Большое количество регистров общего назначения.

• Наличие жестких многоступенчатых конвейеров.

• Все команды имеют простой формат, и используются немногие способы адресации.

• Наличие вместительной раздельной кэш-памяти.

• Применение оптимизирующих компиляторов, которые анализируют исходный код и частично меняют порядок следования команд.

Самыми крупными разработчиками RISC-процессоров считаются Sun Microsystems (архитектура SPARC - Ultra SPARC), IBM (многокристальные процессоры Power, однокристальные PowerPC - PowerPC 620), Digital Equipment (Alpha - Alpha 21164), Mips Technologies (семейство Rxx00 -- R 10000), а также Hewlett-Packard (архитектура PA-RISC - PA-8000).

Все RISC-процессоры третьего поколения:

• являются 64-х разрядными и суперскалярными (запускаются не менее 4-х команд за такт);

• имеют встроенные конвейерные блоки арифметики с плавающей точкой;

• имеют многоуровневую кэш-память. Большинство RISC-процессоров кэшируют предварительно дешифрованные команды;

• изготавливаются по КМОП-технологии с 4 слоями металлизации.

Для обработки данных применяется алгоритм динамического прогнозирования ветвлений и метод переназначения регистров, что позволяет реализовать внеочередное выполнение команд.

Повышение производительности RISC-процессоров достигается за счет повышения тактовой частоты и усложнения схемы кристалла.          Представителями первого направления являются процессоры Alpha фирмы DEC, наиболее сложными остаются процессоры компании Hewlett-Packard.

Уменьшение набора машинных команд в RISC-архитектуре позволило разместить на кристалле вычислительного ядра большое количество регистров общего назначения.

Увеличение количества регистров общего назначения позволило минимизировать обращения к медленной оперативной памяти, оставив для работы с RAM только операции чтения данных из оперативной памяти в регистр и запись данных из регистра в оперативную память, все остальные машинные команды используют в качестве операндов регистры общего назначения.

Развитие архитектуры RISC в значительной степени определялось прогрессом в области создания оптимизирующих компиляторов. Именно современная техника компиляции позволяет эффективно использовать преимущества большего числа регистров, конвейерной организации и большей скорости выполнения команд.

Большое число регистров позволяет большему объему данных храниться в регистрах на процессорном кристалле большее время и упрощает работу компилятора по распределению регистров под переменные.

Простые методы адресации позволяют резко упростить декодирование команд. Организация регистровой структуры – основное достоинство и основная проблема RISC. Практически любая реализация RISC-архитектуры использует трехместные операции обработки, в которых результат и два операнда имеют самостоятельную адресацию – R1 := R2, R3. Это позволяет без существенных затрат времени выбрать операнды из адресуемых оперативных регистров и записать в регистр результат операции. Кроме того, трехместные операции дают компилятору большую гибкость по сравнению с типовыми двухместными операциями формата «регистр – память» архитектуры CISC. В сочетании с быстродействующей арифметикой RISC-операции типа «регистр – регистр» становятся очень мощным средством повышения производительности процессора.

Основными преимуществами RISC-архитектуры является наличие следующих свойств:

• Большое число регистров общего назначения.

• Универсальный формат всех микроопераций.

• Равное время выполнения всех машинных команд.

• Практически все операции пересылки данных осуществляются по маршруту регистр – регистр.

• Равное время выполнения всех машинных команд позволяют обрабатывать поток командных инструкций по конвейерному принципу, т.е. выполняется синхронизация аппаратных частей с учетом последовательной передачи управления от одного аппаратного блока к другому.

Современные RISC-процессоры характеризуются следующим:

1. упрощенным набором команд;

2. используются команды фиксированной длины и фиксированного формата,

 простые способы адресации, что позволяет упростить логику  декодирования команд;

3. большинство команд выполняются за один цикл процессора;

4. логика выполнения команд с целью повышения производительности ориентирована на аппаратную, а не на микропрограммную реализацию, отсутствуют макрокоманды, усложняющие структуру процессора и уменьшающие скорость его работы;

5. взаимодействие с оперативной памятью ограничивается операциями

 пересылки данных;

6. для обработки, как правило, используются трехадресные команды, что помимо упрощения дешифрации дает возможность сохранять большее число переменных в регистрах без их последующей перезагрузки;

7. создан конвейер команд, позволяющий обрабатывать несколько из них одновременно;

8. наличие большого количества регистров;

9. используется высокоскоростная память.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2. Практическая часть.

Сравнительный анализ архитектур RISC и CISC.

Двумя основными архитектурами набора команд, используемыми компьютерной промышленностью на современном этапе развития вычислительной техники, являются архитектуры CISC и RISC.

Таблица 1. Характеристики архитектур RISC и CISC.

	RISC	CISC
Основоположник, модель	CDC6600 (Крэй)	IBM, IBM/360
Лидер, сегодня	Alpha, PowerPC, SPARC	x86
Рынок	Высокопроизводительные компьютеры (стоимость ПО не настолько существенна)	Персональные ЭВМ (благодаря совместимости  с программным обеспечением младших  моделей, общая стоимость которого - в начале 90-х годов - составила  несколько миллиардов долларов  США)
Реализация	Аппаратная	Микропрограммная (интерпретация)
Число регистров общего назначения	большое	Небольшое
Формат команд	команды фиксированной длины и фиксированного формата	большое количество форматов команд различной разрядности
Адресация	простые методы адресации, трехадресный формат команд	большое количество методов адресации, преобладание двухадресного формата команд

 

Сегодня разница в производительности между RISC и CISC наиболее очевидна в вычислениях с плавающей точкой, где на микропроцессор падает большая математическая нагрузка. Высокая производительность RISC в вычислениях с плавающей точкой используется в финансово-торговых системах и сложных инженерных приложениях. Однако для большинства приложений бизнес-серверов высокой производительности вычислений с плавающей точкой не требуется.