Проектирование регистра с последовательным вводом и параллельной выдачей информации

Министерство  образования Российской Федерации

Московский  Государственный Институт Электроники  и Математики

(Технический  университет) 
 
 
 
 
 

Кафедра ВСиС. 
 
 
 
 
 
 

Домашняя  работа №1

по дисциплине «Микропроцессорные технологии»

на тему

«Проектирование регистра с последовательным вводом и параллельной выдачей информации» 
 
 
 
 
 

Выполнил:

Студент группы С-72

Шестериков  Александр 
 

Преподаватель:

Черноусова  Т.Г. 
 
 
 
 

Москва 2008 г.

Универсальный JK-триггер:

Двухтактный JK-триггер: 

JK-триггер работает также как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное. Вход J (от англ. Jump - прыжок) аналогичен входу S у RS-триггера. Вход K (от англ. Kill - убить) аналогичен входу R у RS-триггера. При подаче единицы на вход J и нуля на вход K выходное состояние триггера становится равным логической единице. А при подаче единицы на вход K и нуля на вход J выходное состояние триггера становиться равным логическому нулю. JK-триггер в отличие от RS-триггера не имеет запрещённых состояний на основных входах, однако это никак не помогает при нарушении правил разработки логических схем. На практике применяются только синхронные JK-триггер, то есть состояния основных входов J и K учитываются только в момент тактирования, например по положительному фронту импульса на входе синхронизации.  

Двухтактный JK-триггер со сбросом: 

RS-триггер:

RS-триггер или SR-триггер — триггер, который сохраняет своё предыдущее состояние при нулевых входах, и меняет своё выходное состояние при подаче на один из его входов единицы. При подаче единицы на вход S (от английского англ. Set - установить) выходное состояние становится равным логической единице. А при подаче единицы на вход R (от английского англ. Reset - сбросить) выходное состояние становится равным логическому нулю. Если RS-триггер синхронный, то состояние его входов учитывается только в момент тактирования, например по переднему фронту импульса. Состояние, при котором на оба входа R и S одновременно поданы логические единицы является запрещённым. Так, например, схема RS-триггера изображённая на рисунке, при подаче на оба инверсных входа логического нуля перейдёт в состояние, когда на обоих выходах будут единицы, что не соответствует логике выхода триггера, поскольку инверсный выход будет равен неинверсному , т.е. . RS-триггер используется для создания сигнала с положительным и отрицательным фронтами, отдельно управляемыми посредством стробов, разнесённых во времени. 
 

Схема устройства: 

Временные диаграммы:

Блок-схема  работы устройства:

Описание  работы:

      Схема состоит из 8-битного регистра последовательного  типа, 8-битного регистра параллельного  типа, счетчика из 3 триггеров, комбинационной схемы, вспомогательного триггерного устройства и триггера-флага.

      Счетчик вместе с комбинационной схемой обеспечивает ввод 8 бит данных в регистр последовательного  типа и после этого запись принятой информации в регистр параллельного типа, при этом устанавливает флаг готовности и блокирует дальнейшую работу всего устройства.

     При установке триггера ChipSelect равным 1 схема переходит в активный режим работы, при необходимости можно совершить сброс всех триггерных устройств, подав на вход R потенциал логической единицы.

     При подаче серии синхросигналов счетчик  и комбинационная схема будут обеспечивает работу регистров последовательного и параллельного типов.

     При подаче первых 7 синхросигналов счетчик  будет производить счет до состояния 111. Комбинационная схема при этом пропускает 7 синхроимпульсов по каналу С1 на регистр последовательного типа, обеспечивая беспрепятственный ввод данных в него с информационного входа Data.

     После 7-ого синхроимпульса производится установка вспомогательного триггерного устройства в состояние 1, что говорит о завершение цикла счета.

     При подаче 8-ого синхросигнала счетчик устанавливается в состояние 000, комбинационная схема пропускает 8-ой синхроимпульс на регистр последовательного типа для записи в него последнего бита информации.

      9-ый синхроимпульс комбинационная схема пропустит на регистр параллельного типа по каналу С2, обеспечив тем самым запись информации в него из регистра последовательного типа. При этом производится установка флагового триггерного устройства в состояние 1, что говорит о готовности процесса. Данное состояние с помощью обратной связи заблокирует дальнейшую работу счетчика, а соответственно и всей схемы.