Информационно-измерительная система

       Блок 1 на своем выходе выдает напряжение в диапазоне от 20 до 90 мВ, блок 2 служит для согласования блоков 1 и 4, т.е. осуществляет умножение напряжения. Блок 4 (АЦП) осуществляет процедуру перевода аналоговой величины в двоичный код.

       Т.к. в информационной модели ИИС присутствует АЦП, то необходимо определить число  разрядов кода m следующим образом. Для этого зададим допустимое значение приведенной среднеквадратической погрешности квантования , тогда согласно:

               ,     (2.1)

где  g_ф – коэффициент фильтрации помехи (для полинома Лагранжа степени N=0, g_ф=1).

       Согласно [1] при равенстве среднеквадратических погрешностей дискретизации и квантования  объем сообщений получается близким  к оптимальному, поэтому можно  принять [1]:

                    (2.2)

Подставив значения в формулу (2.2), получим:

 = 1.69·10^-3 

     При распределении погрешности необходимо решать задачу синтеза погрешностей измерительных преобразований. Она  может быть решена методом последовательных приближений на основе баланса точности с использованием формулы:

   (2.3)

где,  а_i – остаточный член;

        А_j – коэффициент влияния;

        К_j – коэффициент рассеяния (для нормального закона распределения К=1);

        d_j – погрешность отдельных преобразований измерительной информации;

        q – число преобразований.

     Поскольку на данном этапе проектирования коэффициенты влияния не известны, то можно положить их равными 1.

     Определим погрешность блоков для структурной  схемы изображенной на рисунке 2.1. Блок 1 как таковой является входным сигналом поэтому погрешность для него не рассчитывается, так же как и для блока 4 (δ₁=0). Для унифицирующего преобразователя (блок 2) определим погрешность:

     Из  стандартного ряда выберем такие  значения d_i, при которых а_i>0. Выберем d₂=0.3 %, тогда а₂=0.28.

     Так как погрешность блока 1 отсутствует, то коэффициент влияния и коэффициент  рассеяния у него отсутствуют.

     Примем d₃=0,3, тогда а₃=0,37.

     Примем d₄=0.4, тогда а₄=0.5.

     Проверим  соотношение:

     

       Выбор реальных временных характеристик  проведем с учетом реальных устройств, приведенных в [2], [3]:

     Согласно [4] для АЦП [4]

     Для запоминающего устройства (регистр):

     Для преобразователя кода примем

     Для управляемого ключа 

     Для кодо-импульсного преобразователя 

     Для счетчика .

2.2 Выбор и обоснование  алгоритма сбора  измерительной информации  и метода ее  обработки

     Алгоритм  сбора измерительной информации во многом определяет структуру ИИС  и, следовательно, ее технические характеристики (в первую очередь быстродействие и стоимость).

     Выбор алгоритма сбора измерительной  информации необходимо проверить на основе сравнительного анализа подсистем  получения и формирования сообщений: параллельного принципа действия (многоканальная); параллельного принципа действия с  общим набором мер (мультиплицированная); параллельно-последовательного (многоточечная); последовательного (сканирующая). Критериями выбора алгоритма сбора измерительной  информации являются в первую очередь  быстродействие и стоимость системы.

     Критериями  в первую очередь должны являться быстродействие и стоимость, складывающаяся из n стоимостей отдельных функциональных блоков, которые можно обозначить, например, S₁, S₂, ...,S_n. При этом необходимо учитывать примерное соотношение между ценами отдельных функциональных блоков. Для сравнительной оценки структур воспользуемся таблицей 5.3.1[1].

     Система параллельного действия представлена на рисунке 2.2.

УП –  унифицирующий преобразователь

Рисунок 2.2 – Структура параллельной ИИС

     Для такой  системы получим:

             (2.4)

      (с)

                 (2.5)

     Для мультиплицированной системы изображенной на рисунке 2.3:

Т₀= τ_рег + τ_ус +τ_кл + (τ_сч + τ_ЦАП + τ_ки)·2^m    (2.6)

 Т₀= 0,3+0,045 +(0,024 + 15/2¹⁰ + 0,13) ·2¹⁰  = 161,7 (мкс)

                         (2.7)

     

Рисунок 2.3 – Структура мультиплицированной  ИИС

     Для системы параллельно-последовательного  действия изображенной на рисунке 2.4:

                             (2.8) 

                                     (2.9) 

УП –  унифицирующий преобразователь

Рисунок 2.4 – Структура параллельно-последовательной ИИС

      Анализ  результатов расчета быстродействия показал, что любая структура ИИС удовлетворяет условию по быстродействию. Исходя из этого решающим фактором выбора структуры является стоимость системы. Из формул (2.5), (2.9) видно, что самая дешевая система – система выполненная по параллельно-последовательной структуре. Следовательно для проектирования ИИС выбираем ее.

 

     

       2.3 Компоновка разрабатываемой  системы стандартными  функциональными  блоками

       Выбор АЦП осуществляется по числу разрядов и времени преобразования.

       Выберем микросхему – микроконтроллер со встроенным 10 разрядным высокоточным АЦП последовательного приближения – PIC17C756A (рисунок 2.5). Время преобразования данного АЦП не превышает 2 мкс, что соответствует определенному ранее значению, цифровые сигналы соответствуют уровням ТТЛ, диапазон входных напряжений составляет 0÷5В.

       Назначение  выводов: 37 – напряжение питания; 31, 32, 33, 28, 27, 26, 25, 24, 23 – аналоговые входы; 29 – источник опорного напряжения; 30 - аналоговая земля; 59-67 – цифровые выводы; 36 – цифровая земля. Параметры АЦП приведены в таблице 2.1 [12].

     Таблица 2.1 – Электрические параметры:

    

     

Рисунок 2.5 – Конфигурация выводов микросхемы PIC17C756A 

       АЦП в составе микроконтроллера предназначен для преобразования входного напряжения в выходной прямой двоичный код. В составе АЦП имеются ИОН и ГТИ. Возможна работа от внешних ИОН. Внутренний ГТИ работает в режиме управления сигналом от внутреннего таймера.

       Диапазон  входных сигналов, поступающих на АЦП, составляет от 0 до 5 В, которые получаются с умножителей напряжения, построенных на основе ОУ К140УД17А (рисунок 2.6) [7].

       Данная  микросхема имеет следующие характеристики: К_У=30000; U_П=5 В;    U_СМ=0,025 мВ;    f_гр=0,4 МГц;    V_Uвых=1 В/мкс;    DI_Вх=2 нА; R_Вх=30 МОм.

       Умножители предназначены для согласования диапазонов входного напряжения и АЦП.

     

     Рисунок 2.6 – Схема включения ОУ К140УД17

       Выходное  напряжение будет определятся соотношением:

                             (2.10)

       Для данной схемы включения примем:

U_вх= 90 мВ, резисторы выберем из ряда Е192 R1=R2=1КОм±1%, R3=R4=56KOм±1%.

U_вх= 160 мВ, резисторы выберем из ряда Е192 R1=R2=1КОм±1%, R3=R4=33KOм±1%. 
 
 
 
 
 
 

     Рисунок 2.7 – График зависимости U_вых(U_вх) 

       Время преобразования определим по следующей  формуле:

                                           (2.11)

где  – петлевое усиление.

           (2.12)

где К – коэффициент усиления;

− граничная частота ОУ.

       Подставим в формулу (2.12) (2.13), получим:

         с.

       Для вывода полученных данных используется жидкокристаллический дисплей на 80 символов со встроенным знакосинтезирующим контроллером – DV-40200 (рисунок 2.7).

       Рисунок 2.7- Блок схема ЖКИ 

       Назначение  выводов: DB0-DB7 – цифровые входы шины данных; Vdd – напряжение питания; Vss - земля; E – вход разрешения индикации.

       Передача  данных в ЖКИ осуществляется отдельными байтами для каждой ячейки жидкокристаллического  табло. Представление информации на индикаторе осуществляется в следующем формате – "пробел"-"номер канала измерения"-"пробел"-"результат". Например, " 2 041" соответствует значению 41 измеряемой величины во канале 2. 

       2.4 Разработка временных  диаграмм, отражающих  работу системы

     Разработка  временных диаграмм необходима для  того, чтобы организовать стабильную работу ИИС, за счет учета всех задержек по преобразованию измерительной информации каждым из блоков.

     Поскольку информация в системе подлежит последовательному  преобразованию, при прохождении  через очередной блок преобразования она будет задерживаться на некоторую  величину, зависящую от вида блока. В разрабатываемой системе кроме  информативных будут присутствовать и управляющие сигналы, служащие для синхронизации работы всех блоков системы друг относительно друга. Основной задачей данного этапа является выявление возможных асинхронных  действий в системе, которые могут  привести к искажению результата преобразования.