Минимизация оборудования устройства управления цифровым вычислительным устройством

 

 

УДК. 621.38

Минимизация оборудования устройства управления

цифровым вычислительным устройством

Назаров А.В

Аннотация

Предлагается метод минимизации оборудования устройства управления цифровым вычислительным устройством (ЦВУ), выполненном на базовом матричном кристалле. Минимизация обеспечивается путем формального изменения порядка функционирования ЦВУ. Метод позволяет сократить число логических элементов в управляющем автомате ЦВУ до применения традиционных  методов  минимизации  булевых  функций, то есть обеспечить уменьшение площадь, занимаемую ЦВУ на кристалле на этапе его логического синтеза.

Ключевые слова

цифровое вычислительное устройство, устройство управления, базовый матричный кристалл, жесткая логика,  порядок функционирования, логический синтез.

Введение

Широкое применение изделий микроэлектроники в системах управления самыми разнообразными объектами и процессами, является в настоящее время одним из основных направлений научно - технического прогресса. В настоящее время при разработке цифровых вычислительных устройств чаще всего применяются программируемые логические интегральные схемы (ПЛИС), обладающими такими достоинствами как большая гибкость архитектуры и высокая скорость создания проектов на их основе. Применение КМОП БИС имеет также ряд следующих важных преимуществ перед ПЛИС и другими структурами на объёмном кремнии – это полная диэлектрическая изоляция отдельных приборов на кристалле, отсутствие эффекта «защёлкивания», уменьшение суммарной паразитной ёмкости, большее быстродействие, снижение энергопотребления, возможность создания радиационно-стойких схем и схем, работающих при высоких температурах. Последнее обстоятельство позволяет применять их в авиакосмической аппаратуре специального назначения, вынуждая заказчиков прибегать к переводу полностью спроектированной и отлаженной ПЛИС-схемы на базовый матричный кристалл. Учитывая неугасающий интерес разработчиков и заказчиков к проектированию схем на основе БМК, в данной работе излагается оригинальный метод минимизации оборудования устройства управления цифровым спецвычислителем, выполненном на матричном КМОП-кристалле.

 

В функциональном и структурном отношении  цифровое вычислительное устройство может быть представлено композицией операционного и управляющего автоматов (ОА и УА), информационная связь между которыми показана на рис. 1. Получая по осведомительной шине Х коды завершения микроопераций, УА на шине Y формирует управляющие сигналы, разрешающие выполнение в ОА следующей группы микроопераций.

 

Рис. 1. Структурная схема цифрового устройства

Математической моделью дискретных детерминированных вычислительных устройств с конечной памятью является абстрактный автомат, который используется для интерпретации микропрограммы. В настоящее время разработаны две классические модели конечных автоматов: автомат Мура и автомат Мили.

Последовательностный автомат - есть пятикомпонентный кортеж [5]:

,     где:

  – конечное непустое множество состояний (алфавит состояний );

 – конечное непустое множество входов (входной алфавит);

 – конечное непустое множество выходов (выходной алфавит);

– функция переходов, определяющая состояние автомата в следующий момент времени в зависимости от состояния автомата и входного сигнала в момент времени;

   – функция выходов, вид которой приводит к разделению автоматов на два класса –Мили (в котором:  ) и Мура (в котором: ).

Наиболее общими формами представления абстрактного автомата является граф состояний и таблица переходов [4, 7, 9]. Структура операционного автомата обычно определяется набором стандартных операционных блоков (сумматор, компаратор и т.д.), в большинстве случаев не изменяется от проекта к проекту, и не вызывает особых проблем при проектировании цифрового устройства. Наибольшие трудности возникают при проектировании управляющего автомата цифрового устройства. Можно показать, что применение классических методов минимизации логических функций, описывающих работу управляющего автомата, не всегда позволяет получить оптимальный состав оборудования, необходимого для его реализации, причем, чем сложнее структура переходов автомата, тем более далеким от оптимального варианта получается результат.

Эффективность управляющего автомата во многом определяет характеристики системы в целом. Алгоритм управления системы задаётся кодом управления, который поступает в управляющий автомат из внешней среды. Алгоритм управления операционного автомата называется микропрограммой и реализуется управляющим автоматом. Одной из основных проблем при создании ЦВУ  является поиск компромисса между быстродействием, стоимостью и универсальностью управляющего автомата. Также важным является время проектирования и реализации схемы управляющего автомата.

Поэтому оптимизация структуры управляющих автоматов в классах CPLD (Complex Programmable Logic Device), SPLD (Simple Programmable Logic Device),  FPGA (Field Programmable Gate Arrays) [5, 6, 8], которые используются в мобильных телефонах, коммуникаторах и другой мобильной технике, помогут оптимизировать аппаратурные затраты, а как следствие уменьшить размер и стоимость проектируемых цифровых устройств.

Как известно, УА с жёсткой логикой выигрывают по быстродействию перед автоматами с программированной логикой, но имеют жёсткую структуру и не могут быть измененными. ПЛИС позволяют заменить всё устройство, конфигурированное на микросхему. Таким образом, есть возможность создавать перепрограммированный УА с жёсткой логикой [2, 9].

Сложнее обстоит дело с проектированием полузаказных спецвычислителей на основе базовых матричных кристаллов (БМК). Современные полузаказные схемы реализуются на базовом матричном кристалле, содержащем не соединенные между собой простейшие элементы (к примеру, транзисторы), а не функциональные элементы. Указанные элементы размещаются на кристалле в узлах прямоугольной решетки матричным методом. Именно поэтому, такие схемы называют матричными БИС. Как и в схемах на типовых ячейках топология комплекса логических частей разрабатывается заблаговременно. Но в данном случае топология логического элемента создается на базе регулярно расположенных простых частей. Поэтому в ходе проектирования логический элемент может быть размещен в любом месте кристалла, а для реализации всей схемы требуется изготовить лишь фотошаблоны слоев коммутации. Достоинства БМК, заключающиеся в понижении стоимости и времени проектирования, обусловлены:

• применением БМК для проектирования и производства широкого класса БИС;
• уменьшением числа детализированных решений в ходе проектирования БИС;
• упрощением контроля и внесения конфигураций в топологию;
• возможностью эффективного использования средств автоматизации  проектирования.

Таким образом, БМК представляет собой заготовку, на которой определенным образом размещены электронные приборы (транзисторы и др.). Следовательно, проектирование микросхемы можно было бы вести и на приборном уровне. Но этот метод не находит распространения на практике по следующим причинам. Во-первых, возникает задача большой размерности. Во-вторых, беря во внимание повторяемость структуры частей кристалла и логической схемы, приходится многократно решать однотипные задачки. Поэтому применение БМК предполагает внедрение библиотеки типовых логических элементов, которая разрабатывается сразу с конструкцией БМК. В этом отношении проектирование матричных БИС подобно проектированию печатных плат на базе типовых серий микросхем.

Другими словами, при применении БМК проектируемая схема описывается на уровне логических частей, а каждый элемент содержится в библиотеке. Эта библиотека формируется заблаговременно. Она обязана обладать функциональной полнотой для реализации широкого диапазона схем. Обычно подобные библиотеки содержат следующие элементы: И-НЕ, ИЛИ-НЕ, триггер, входные, выходные усилители и др. Для реализации элемента употребляется одна либо несколько ячеек кристалла, поэтому размеры элемента постоянно кратны размерам ячейки. Топология элемента разрабатывается на базе конструкции ячейки и представляет собой совокупность трасс, которые вместе с имеющимися на кристалле неизменными частями реализуют требуемую функцию. Конкретно описание указанных соединений и хранится в библиотеке.

В этих условиях представляется актуальным решение задачи минимизации аппаратных затрат на реализацию устройства управления спецвычислителем, выполненного на базе БМК, которая, по сути, эквивалентна задаче минимизации площади, занимаемой указанным устройством на кристалле. В данной работе предлагается метод решения указанной задачи, обеспечивающий прямое уменьшение количества базовых логических элементов на кристалле, путем изменения порядка функционирования исходного автомата. Собственно порядок функционирования, задается граф-схемой реализуемого на БМК автомата. Один из возможных вариантов граф-схемы некоторого автомата и соответствующей ей  таблицы переходов показаны соответственно на рисунке 2 и таблице 1. В последней приняты следующие обозначения: текущее состояние; следующее состояние; входной набор;   вырабатываемый выход.

Рис. 2. Граф-схема исходного автомата

В последней приняты обозначения: текущее состояние; следующее состояние; входной набор;   вырабатываемый выход.

Система логических уравнений, полученная традиционным способом [3, 10] и реализующая переключения данного автомата, имеет вид:

=

= +

= + + +

= + + + +

=

=

=

=

= + + +

= +

=

Таблица 1

	–
		–
		–
		–
	–
	–
	–

Сложность (по Квайну) логической схемы, реализующей данные уравнения, составляет 64 единицы. Попытки ее дальнейшей минимизации не дают заметной экономии в оборудовании.

Покажем, как с помощью изменения порядка функционирования автомата добиться существенной экономии состава оборудования, необходимого для его реализации.  Сущность предлагаемого метода, состоит в предварительном поиске и выделении непрерывных цепочек логических условий в граф-схеме алгоритма работы устройства. На следующем этапе производится разбиение самых длинных из них на две (и более) коротких цепочки, причем в точку (точки) разрыва исходной цепочки логических условий добавляется одно промежуточное состояние автомата, эквивалентное по времени выполнению одному холостому циклу шины проектируемого вычислительного устройства. На практике указанные цепочки встречаются довольно часто, например, автомате управления лифтами, автомате управления беспилотными летательными аппаратами и другими цифровыми устройствами, ожидающими сигналов от многочисленных датчиков, каждый из которых запускает соответствующий ему вычислительный алгоритм.

С точки зрения выполняемого алгоритма исходный и результирующий автоматы будут эквивалентны, поскольку на одни и те же сигналы, поступающие в них по шине , они будут вырабатывать те же управляющие сигналы на шине , что и исходный УА.  В теории автоматов используется следующий термин изоморфизма двух автоматов: два автомата являются изоморфными, если они выполняют то же самое фиксированное преобразование входных сигналов в выходные, независимо от прошлой истории входов и выходов. Другими словами, если имеются две изоморфные последовательностные машины и , то только помещая комбинационные цепи перед и после машины можно преобразовать (конвертировать) ее в машину, которая ведет себя подобно . В случае  предлагаемого в данной работе преобразования автомата в автомат в автомат вводятся дополнительные состояния. Поэтому, строго нельзя назвать изоморфным исходному автомату результирующий автомат. Однако, результирующий автомат является эквивалентным исходному с точки зрения выполнения им требуемого действия.

На рисунке 3 изображена граф-схема того же  автомата, но после ее модификации по описанному алгоритму. Схема 3 отличается от схемы 2 двумя дополнительными блоками, которые реализуют холостой ход шины с помощью управляющего сигнала У*.   В табл.2 приведена соответствующая этой граф-схеме  таблица переходов.

Рис. 3. Граф-схема автомата после модификации

Система логических уравнений, полученная традиционным способом [3, 10] и реализующая переключения данного автомата, имеет вид: